op amp(연산 증폭기)

op amp는 전자 부품소자의 하나입니다. 이 op amp는 전자 회로를 설계하는데 빠질 수가 없는 소자 중에 하나인데요. 그만큼 너무나도 중요한 부품 중에 하나입니다. 이 op amp를 이용하여 다양한 회로를 구성할 수 있습니다.
특히 필터회로, 감산기, 가산기, 버퍼 등 구현이 가능한데 아무래도 가장 많은 분야에 응용되는 회로는 필터 회로와 버퍼 회로인 것 같습니다.

 

버퍼회로는 약방의 감초처럼 많은 회로에서 적용되고 있으니 반드시 동작원리를 숙지하는 것은 필수 입니다.

아래 버퍼회로에 대한 내용은 아래링크에서 확인해 보세요.

 

2021.10.26 - [전자회로] - op amp (연산 증폭기) 버퍼회로

1. op amp의 특성

우선 op amp의 특성에 대해 알아보겠습니다.

개방전압 이득무한대
입력 저항이 무한대
출력 저항 제로
대역폭이 무한대
오프셋 전압이 제로
CMRR이 무한대

하지만 위의 내용은 이상적인 op amp의 동작이고 실제로 동작특성은 차이가 있습니다.

 

 

 

2. op amp의 가상 단락, 가상 접지

 - 가상 단락

  가상 단락이라는 것은 두 입력 단자 사이의 전압이 0에 가까우며 두단 자가 단락 된 것처럼 보이지만  두단 자의 전류가 0인 특성을 말합니다.

 

- 가상 접지

 연산 증폭기의 비반전 단자를 접지 시키고 반전 단자에 부귀 환을 걸면 연상 증폭기의 가상 단락에 의해 반전 단자가 접지되는 것처럼 되는 현상을 말합니다.

 

3. op amp 기본 회로

op amp 기본 회로

 

opamp의 기본회로는 위와 같으며 반전 입력, 비반전 입력, 출력의 기본 입출력 단자와 VCC, VEE의 전원 회로로 이루어집니다. 비반전 입력으로 입력을 하게 되면 출력이 반전되지 않고 출력이 됩니다. 하지만 반전 입력으로 입력을 하게 되면 입력이 반전되어 출력됩니다.

4. op amp 비반전 증폭기

입력 측의 비반전 입력에 신호가 인가되는 회로입니다. 기본적으로 출력이 반전되지 않고 출력됩니다.

 

비반전 증폭기

 

비반전 증폭기는 위 그림과 같이 설계합니다. 회로이론의   KCL을 적용하면

 

V1/R1 +(V1-Vo)/R2 = 0

 

V1= V2 = Vi

 

전압 이득 Av = Vo/Vi = 1+(R2/R1)으로 산출됩니다.

 

 

5. op amp 반전 증폭기

 

반전 증폭기

 

반전 증폭기는 위의 그림과 같이 설계합니다. 회로이론의 KCL을 적용하면 최종 이득은 아래와 같습니다.

 

전압 이득 Av = Vo/Vi = -R2/R1으로 산출됩니다. 

 

반전된 출력으로 값이 증폭되어 출력됩니다.

 

연산 증폭기는 다양한 회로에서 응용이 되어 쓰입니다. 

 

위와 같이 가장 기본이 되는 연산 증폭기에 대해 알아보았습니다. 위 반전, 비반전 증폭기에서 주목할 점은 바로 이득이 저항의 시정수에 의해 결정된다는 것입니다. 바로 R1, R2 저항들입니다.

 

물론 이상적인 상태를 감안한 점을 항상 염두에 두어야 합니다. 연산 증폭기 입력 주파수가 고주파로 흐를수록 한계점에 이득이 왜곡되어집니다. 어디까지나 실제 환경은 한계라는 것이 있는 것입니다. 상당한 고주파를 입력으로 흘려보낸다면 연산 증폭기 데이터 시트를 확인해 보면 스위칭에 주파수에 대한 스펙까지 나와 있습니다. 언제까지나 위 증폭 공식은 주어진 입력 주파수 내에서만 가능합니다.

 

실제 연산 증폭기는 단순한 증폭용으로 사용한다기보다는 연산 증폭기를 활용하여 신호의 안정적인 전송, 노이즈 저감 회로에 응용되어 사용됩니다.